

Vivado Design Suite ユーザー ガイド

入門

UG910 (v2013.1) 2013 年 3 月 20 日



Notice of Disclaimer

The information disclosed to you hereunder (the "Materials") is provided solely for the selection and use of Xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available "AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (including your use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same. Xilinx assumes no obligation to correct any errors contained in the Materials or to notify you of updates to the Materials or to product specifications. You may not reproduce, modify, distribute, or publicly display the Materials without prior written consent. Certain products are subject to the terms and conditions of the Limited Warranties which can be viewed at <http://www.xilinx.com/warranty.htm>; IP cores may be subject to warranty and support terms contained in a license issued to you by Xilinx. Xilinx products are not designed or intended to be fail-safe or for use in any application requiring fail-safe performance; you assume sole risk and liability for use of Xilinx products in Critical Applications: <http://www.xilinx.com/warranty.htm#critapps>.

© Copyright 2012-2013 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. All other trademarks are the property of their respective owners.

本資料は英語版 (v2013.1) を翻訳したもので、内容に相違が生じる場合には原文を優先します。
資料によっては英語版の更新に対応していないものがあります。
日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

この資料に関するフィードバックおよびリンクなどの問題につきましては、jpn_trans_feedback@xilinx.com までお知らせください。いただきましたご意見を参考に早急に対応させていただきます。なお、このメールアドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。

改訂履歴

次の表に、この文書の改訂履歴を示します。

日付	バージョン	改訂内容
2013/03/20	2013.1	<ul style="list-style-type: none">• Vivado™ IP インテグレーターに関する情報を追加• ISE® Design Suite と Vivado Design Suite を別々にインストールする必要があるという情報を追加• XCO ファイル形式へのリファレンスを削除• Tcl を使用した Vivado Design Suite を起動する方法を追加

目次

改訂履歴	2
第 1 章 : Vivado Design Suite の概要	
Vivado Design Suite とは	4
Vivado IDE の概要	5
Vivado Design Suite のアドバンス機能	5
第 2 章 : Vivado Design Suite へのデザインの移行	
概要	9
移行時の注意事項	9
第 3 章 : Vivado Design Suite の開始	
Vivado Design Suite のインストール	10
Vivado Design Suite の起動	10
第 4 章 : Vivado Design Suite の情報入手	
概要	14
Xilinx Documentation Navigator	14
ビデオ チュートリアル	14
ツール チュートリアル	15
統合資料	15
付録 A : XilinxNotify を使用したリリースのインストール	
概要	16
XilinxNotify の実行	16
[Preferences] ダイアログ ボックスからの自動アップデートの設定	17
付録 B : その他のリソース	
ザイリンクス リソース	18
ソリューション センター	18
リファレンス	18

Vivado Design Suite の概要

Vivado Design Suite とは

Vivado™ Design Suite は、デザインの生産性を改善するためのツールです。ザイリンクスのすべてのプログラマブルデバイスの 28nm ファミリー用のデザインを設計、統合、インプリメントし、全体的な生産性を増加させるために構築されています。28nm を使用することで、ザイリンクス デバイスはより大規模になり、スタックド シリコン インターコネクト テクノロジ (SSIT)、最大 28GB の高速 I/O インターフェイス、マイクロプロセッサおよびペリフェラル、アナログ ミックスド シグナルなどのさまざまな新技術を含めるようになりました。このようにデバイスが大規模で複雑になるにつれ、デザインは多次元になるため、タイムトゥ マーケットが遅くなり、生産性を高めにくなります。

Vivado Design Suite は、既存の ISE® Design Suite に代わる新しいツールです。Project Navigator、Xilinx Synthesis Technology (XST)、インプリメンテーション、CORE Generator™、Timing Constraints Editor、ISE Simulator (ISim)、ChipScope™ Analyzer、Xilinx Power Analyzer、FPGA Editor、PlanAhead™ デザイン ツール、SmartXplorer などのすべての ISE Design Suite ツールの代わりに使用できます。これらの機能はすべて、共有の拡張型データ モデルを使用し、Vivado Design Suite に直接組み込まれています。

Vivado Design Suite を使用すると、配置配線ツールを使用してデザイン インプリメンテーションを進め、タイミング、混雑、ワイヤ長合計、使用量および消費電力などの複数の同時に発生するデザイン要素が分析的に最適化されます。Vivado Design Suite は拡張型データ モデルを基に構築されているので、中間ファイル形式に書き込んだり変換したりせずにメモリで実行できるので、ランタイム、デバッグおよびインプリメンテーションが速くなり、メモリ要件が削減されます。Vivado Design Suite では、各デザイン段階にデザイン解析機能が提供されています。これにより、早い段階でデザインおよびツール設定を修正できるため、スケジュール全体への影響が少なくなり、繰り返し作業も減り、生産性も向上します。

Vivado Design Suite ツールはすべて、Tcl インターフェイスを使用して記述されています。Vivado Design Suite のグラフィカル ユーザー インターフェイスである Vivado Integrated Design Environment (IDE) で使用可能なコマンドおよびオプションはすべて Tcl で実行できます。また、ツール コマンドおよびオプションだけでなく、レポートされるデザイン データおよびコンフィギュレーションも確認しやすくなっています。

Vivado Design Suite は、次を使用して実行できます。

- Vivado IDE での GUI ベースのコマンド
- Vivado IDE の Tcl コンソール、Vivado IDE 以外の Vivado Design Suite Tcl シェルに入力される Tcl コマンド、または Vivado IDE か Vivado Design Suite Tcl シェルのいずれかで実行される Tcl スクリプト ファイルに保存される Tcl コマンド
- GUI ベースと Tcl コマンドの混合

Tcl スクリプトには、デザインの合成およびインプリメンテーション フロー全体に適用される Tcl コマンドを含めることができます。これには、デザイン解析用に生成される必要なレポートすべても含まれます。

注記 : 本書には、2013.1 リリースでは早期アクセス機能としてライセンス付与される新しい Vivado IP インテグレーター の環境に関する情報が含まれます。ライセンスの取得については、フィールド アプリケーション エンジニア (FAE) にご連絡ください。

Vivado IDE の概要

Vivado IDE とは、グラフィカル ユーザー インターフェイス (GUI) のことで、ISE Design Suite 10.1 から含まれるようになった PlanAhead ツールの進化したものです。

- PlanAhead デザイン解析ツール :PlanAhead ツールは ISE Design Suite に組み込まれ、ISE ソフトウェアを使用したデザインに特有の機能のみが含まれるようになりました。
- Vivado Design Suite :Vivado Design Suite には、Vivado Design Suite および 7 シリーズ デバイスを使用したデザインに特有の機能が含まれます。ISE Design Suite フローは新しい Vivado Design Suite に置き換わり、PlanAhead デザイン ツール環境およびフレームワークが使用されています。

注記 : Vivado Design Suite および ISE Design Suite (PlanAhead ツールも含有) は、別々にインストールする必要があります。詳細は、『Vivado Design Suite ユーザー ガイド : リリース ノート、インストールおよびライセンス』(UG973) [参照 1] および『ISE Design Suite 14 : リリース ノート、インストールおよびライセンス』(UG631) [参照 2] を参照してください。

Vivado IDE のわかりやすいインターフェイスは、新規ユーザー向けに設計されていますが、アドバンス ユーザーが詳細な設定ができるようにも設計されています。ツールおよびツール オプションはすべてネイティブ Tcl 形式で記述されています。Tcl コマンドは Vivado IDE の Tcl コンソールまたは Vivado Design Suite Tcl シェルで使用できます。解析および制約の割り当ては、デザイン プロセスのどの段階でも実行できます。たとえば、合成、配置、配線後にタイミングや消費電力概算を出すことができます。データベースは Tcl を使用してアクセスできるので、制約、デザイン コンフィギュレーション、またはツール設定は、ほとんどの場合インプリメンテーションし直さなくてもリアルタイムに変更できます。

Vivado IDE では、メモリでデザインを開くというコンセプトを導入しています。デザインを効率的に開くことで、デザイン ネットリストがデザイン フローの特定段階で読み込まれ、制約がデザインに割り当てられ、デザインがターゲット デバイスに適用されます。これにより、各段階でデザインを視覚化して処理できます。Vivado IDE では、レジスタトランスファー レベル (RTL) のエラボレーション、合成、およびインプリメンテーション後にデザインを開くことができます。変更は、制約、ロジックまたはデバイス コンフィギュレーション、およびインプリメンテーション結果に加えることができます。また、デザイン チェックポイントを使用して、デザインの現在の状態を保存できます。

Vivado IDE の詳細は、『Vivado Design Suite ユーザー ガイド : Vivado IDE の使用』(UG893) [参照 3] を参照してください。

Vivado Design Suite のアドバンス機能

業界標準に基づいたデザイン

Vivado Design Suite では、次の業界標準がサポートされます。

- Tcl
- AXI4、IP-XACT
- Synopsys デザイン制約 (SDC)
- Verilog、VHDL、SystemVerilog
- SystemC、C、C++

ソリューション全体は Tcl ベースで、SDC および XDC (ザイリンクス デザイン制約) フォーマットがサポートされません。合成で Verilog、VHDL、および SystemVerilog がサポートされるので、FPGA が採用しやすくなっています。Vivado 高位合成 (HLS) が可能なので、C、C++、または System C 言語を使用してロジックを定義できます。AXI4 および IP-XACT などの標準 IP インターコネクト プロトコルを使用すると、システムレベルのデザインがより速く簡単に統

合できます。これらの業界標準がサポートされることにより、EDA (電子システム設計自動化) エコシステムで Vivado Design Suite がさらにサポート可能にもなります。Vivado Design Suite には多くのサードパーティ ツールが統合されています。

IP デザインとシステム レベル デザインの統合

Vivado Design Suite には、IP (Intellectual Property) をコンフィギュレーション、インプリメント、検証および統合する環境が提供されています。IP はスタンドアロン モジュールとして、またはシステム レベル デザインの一部としてコンフィギュレーションおよび検証できます。IP には、エンベデッド プロセッサ、DSP デジタル信号処理モジュール、C ベースのアルゴリズム デザインなども含まれます。カスタム IP は IP-XACT プロトコルにしたがってパッケージされ、Vivado IP カタログから使用できます。IP カタログからは、IP に素早くアクセスでき、コンフィギュレーション、インスタンス化、検証できます。ザイリンクス IP では AXI4 インターコネク標準が使用され、より高速なシステム レベルの統合ができるようになっています。既存の IP は、RTL またはネットリストのどちらかの形式のデザインで使用できます。

Vivado IP インテグレーター環境では、AMBA AXI4 インターコネク標準プロトコルを使用してさまざまな IP を統合できます。ブロック図形式のインターフェイスを使用してインタラクティブに IP を接続したり、回路図のような DRC を元に修正された接続を描画して、インターフェイス全体を簡単に接続できます。これらの IP ブロック デザインは、この後パッケージにされて、1 つのデザイン ソースとして扱われます。ブロック デザインは、デザインプロジェクトで使用できたり、ほかのプロジェクトと共有できます。IP インテグレーターは、MicroBlaze™ プロセッサを使用したエンベデッド デザインまたは Zynq™ デバイスに使用されるメイン インターフェイスで、Xilinx System Generator や HLS ツールで作成された DSP サブモジュールを統合するのにも使用されます。



重要 : Vivado IP インテグレーター は、Zynq デバイスおよび MicroBlaze プロセッサをターゲットにするデザインを含めたエンベデッド プロセッサ デザイン用の Xilinx Platform Studio (XPS) に代わるものです。XPS では MicroBlaze プロセッサをターゲットにするデザインはサポートされますが、Zynq デバイスはサポートされません。IP インテグレーターも XPS も Vivado IDE から使用できます。

Vivado Design Suite は、ザイリンクスの System Generator ツールと統合されており、DSP ファンクションをインプリメントするためのソリューションを提供しています。DSP モジュールは、Vivado IDE に統合され、管理されます。編集する DSP ソースを選択すると、System Generator が自動的に起動します。System Generator をスタンドアロン ツールとして実行し、その結果の出力ファイルを Vivado IDE のソース ファイルとして使用することもできます。

Vivado Design Suite は Xilinx Platform Studio (XPS) と統合されており、MicroBlaze マイクロプロセッサ コアをコンフィギュレーションおよび管理できます。コアは、Vivado IDE に統合され、管理されます。編集する XPS ソースを選択すると、XPS ツールが自動的に起動します。XPS をスタンドアロン ツールとして実行し、その結果の出力ファイルを Vivado IDE のソース ファイルとして使用することもできます。XPS は、Vivado IDE の Zynq デバイス デザインには使用できません。Vivado IDE の Zynq デバイス デザインには、新しい Vivado IP インテグレーター環境をご使用ください。

Vivado Design Suite は、Vivado HLS と統合されており、C ベースの DSP ファンクションをインプリメントするためのソリューションを提供しています。Vivado HLS からの RTL 出力は Vivado IDE で RTL ソース ファイルとして使用できます。RTL 出力は、Vivado IP パッケージャーで IP-XACT 準拠の IP にパッケージされてから、IP カタログで使用できるようになります。また、System Generator ロジックで Vivado HLS ロジック モジュールを使用すると、DSP モジュールの準備ができます。IP パッケージャーは、カスタムのザイリンクス IP コンフィギュレーション、サードパーティ、またはユーザー IP をパッケージするために使用できます。この後、パッケージされた IP を IP カタログに表示できます。

詳細は、『Vivado Design Suite ユーザー ガイド : IP を使用した設計』(UG896) [参照 4] を参照してください。

RTLまたはネットリストからビットストリームまでのデザインフロー

Vivado Design Suite には、次の Vivado IDE 機能が含まれます。

- Vivado 合成
- Vivado インプリメンテーション
- Vivado タイミング解析
- Vivado 消費電力解析
- ビットストリーム生成

これらの機能は、集積度が高いデザインのパフォーマンスの増加、ランタイムの削減のために設計されています。Vivado 合成およびインプリメンテーション機能は、タイミングドリブンで SDC または XDC 形式の制約を使用します。デザインプロセスの各段階で、さまざまなレポートおよび解析機能が使用できます。Vivado Design Suite Tcl シェルまたは Vivado IDE の Tcl コンソールに Tcl コマンドを入力して Tcl バッチ スクリプトを使用するか、Vivado IDE を使用すると、フロー全体を実行できます。デザイン結果を改善するには、複数の run を作成してさまざまな合成またはインプリメンテーション オプション、タイミングおよび物理制約、またはデザイン コンフィギュレーションを試してみます。

Vivado IDE は、デザイン プロジェクトを使用して、デザイン プロセス全体をコンフィギュレーションおよび管理します。ソース、デザイン コンフィギュレーションおよび run の結果は、Vivado IDE プロジェクト内に保存され、管理されます。デザイン ステータスにより、ソース ファイルがアップデートされた場合や run 結果が古い場合など、ステータスの変更がわかります。Vivado IDE では、標準的なレポートのセット、ツールのメッセージ、ログを生成して表示できます。インプリメンテーションでは、Vivado 消費電力最適化、Vivado 物理最適化、および run ストラテジなど、デザイン クロージャを達成するためのアドバンス オプションが使用できます。詳細は、『Vivado Design Suite ユーザー ガイド : デザインフローの概要』(UG892) [参照 5]、『Vivado Design Suite ユーザー ガイド : 合成』(UG901) [参照 6] および 『Vivado Design Suite ユーザー ガイド : インプリメンテーション』(UG904) [参照 7] を参照してください。

デザイン解析および検証

Vivado IDE では、デザインプロセスの各段階でデザインを解析、検証、変更できます。回路のパフォーマンスは、デザインプロセスで中間結果を解析すると改善できます。この解析は、RTL エラボレーション、合成、およびインプリメンテーションの後に実行できます。

Vivado IDE に統合されている Vivado シミュレータを使用すると、デザインの各段階でビヘイビアおよび構造ロジック シミュレーションを実行できます。このシミュレータでは、Verilog、SystemVerilog、および VHDL 混合モードのシミュレーションがサポートされ、結果が波形ビューアーに表示されます。サードパーティ シミュレータを使用することもできます。詳細は、『Vivado Design Suite ユーザー ガイド : ロジック シミュレーション』(UG900) [参照 8] を参照してください。

結果は、Vivado IDE のデザインプロセスの各段階でインタラクティブに解析できます。デザインおよび解析機能には、タイミング解析、消費電力概算および解析、デバイス使用量統計、デザイン ルール チェック (DRC)、I/O ピン配置、フロアプラン、インタラクティブな配置配線解析を含むものもあります。詳細は、『Vivado Design Suite ユーザー ガイド : デザイン解析およびクロージャ テクニック』(UG906) [参照 9] を参照してください。

インプリメントをすると、Vivado ラボ ツール環境内でデバイスをプログラムおよび解析できます。デバッグ信号は合成後には RTL で簡単に識別でき、フロー全体でプロセスされます。デバッグ コアはコンフィギュレーションして RTL または合成済みネットリストのいずれかに挿入できます。Vivado ロジック アナライザーを使用すると、ハードウェア検証もできます。このインターフェイスには、Vivado シミュレータと同じ共通の波形ビューアーが使用されます。詳細は、『Vivado Design Suite ユーザー ガイド : プログラムおよびデバッグ』(UG908) [参照 10] を参照してください。

I/O ピン配置およびフロアプラン

Vivado IDE には I/O ピン配置環境が含まれており、デバイス パッケージ ピンまたは内部ダイパッドに I/O ポートを正しく割り当てることができます。Vivado ピン配置ツールに表示されるビューおよび表を使用すると、デバイスおよびデザインに関する I/O データを解析できます。詳細は、『Vivado Design Suite ユーザーガイド : I/O およびクロック配置』(UG899) [参照 11] を参照してください。

Vivado IDE には、インプリメンテーション結果の改善に役立つアドバンスフロアプラン機能が提供されています。これには、特定エリア内に指定したロジックを強制的に使用したり、特定の配置または配線を次の run のためにインタラクティブにロックしたりする機能が含まれます。詳細は、『Vivado Design Suite ユーザーガイド : デザイン解析およびクロージャーテクニック』(UG906) [参照 9] を参照してください。

Vivado Design Suite へのデザインの移行

概要

Xilinx® ISE® Design Suite では、7 シリーズおよび Zynq™-7000 デバイスなどのすべてのジェネレーションのザイリンクス デバイスをターゲットにするプロジェクトがサポートされます。Vivado Design Suite™ は、Virtex®-7、Kintex™-7、Artix™-7 などの 7 シリーズ デバイスおよび Zynq™-7000 デバイスをサポートし、特に高集積の混雑したデザインで優れたツール パフォーマンスを発揮します。

ISE Design Suite および Vivado Design Suite のどちらでも 7 シリーズ デバイスがサポートされるので、Vivado Design Suite へ移行する時間は十分にあります。デザインの移行に関する詳細については、『Vivado Design Suite 移行手法ガイド』(UG911) [参照 12] を参照してください。

移行時の注意事項

移行時には、次に注意してください。

- IP : 既存の ISE Design Suite プロジェクトおよび IP は Vivado Design Suite プロジェクトおよび IP に移行できます。Vivado Design Suite では、インプリメンテーション中に ISE Design Suite の IP を使用できます。ただし、最新の Vivado Design Suite の IP にアップデートすることをお勧めします。
- ソース ファイル : 既存の ISE Design Suite プロジェクトからの ISE Design Suite ソース ファイルは、新しい Vivado Design Suite プロジェクトに追加できます。たとえば、CORE Generator™ ツールのネットリスト ファイル (NGC) をデザイン ソースとして追加できます。

注記 : ISE Design Suite の回路図 (SCH) および Architecture Wizard (XAW) ソース ファイルは、Vivado Design Suite ではサポートされません。

- run 結果 : run 結果は移行されませんが、デザインを Vivado ツールでインプリメントすると、新しい run 結果が生成されます。
- 制約 : デザインまたは IP で使用されたユーザー制約ファイル (UCF) は、Vivado Design Suite で使用するためにはザイリンクス デザイン制約 (XDC) フォーマットに変換する必要があります。UCF を XDC 制約に変換する方法については、『Vivado Design Suite 移行手法ガイド』(UG911) [参照 12] を参照してください。XDC に関する詳細は、『Vivado Design Suite ユーザー ガイド : 制約の使用』(UG903) [参照 13] を参照してください。



注意 : デザイン制約およびスクリプトは環境間で互換性がないので、現在 ISE Design Suite プロジェクトを操作中の場合は、Vivado Design Suite へは移行しないようにしてください。このような場合は、Vivado Design Suite を使用して新しいデザインを開始してください。

Vivado Design Suite の開始

Vivado Design Suite のインストール

ISE® Design Suite および Vivado Design Suite は、別々にリリースされており、別々にインストールする必要があります。どちらもザイリックス ウェブサイト [参照 14] のダウンロード センターから入手できます。



重要： Vivado Design Suite は、保証期間内であれば、すべての ISE Design Suite カスタマーが無料で使用できます。

現在の Vivado Design Suite リリースでは、現在保証期間内の ISE Design Suite のシート数分の Vivado Design Suite のライセンスが使用できるようになっています。2012 年 2 月以降にバージョン 13 または 14 用に ISE Design Suite ライセンスを生成した場合は、現在のライセンスで Vivado Design Suite が使用できます。保証期間内であっても 2012 年 2 月以前にライセンスを生成した場合は、ライセンスを再生成しないと Vivado Design Suite は使用できません。

詳細なインストール、ライセンスおよびリリース情報については、次の資料を参照してください。

- 『Vivado Design Suite ユーザー ガイド：リリース ノート、インストールおよびライセンス』(UG973) [参照 1]
- 『ISE Design Suite 14：リリース ノート、インストールおよびライセンス』(UG631) [参照 2]

Vivado Design Suite の起動

Vivado Design Suite は、さまざまな方法で起動できます。たとえば、Tcl スクリプト ベースのコンパイル方法を使用すると、ソースやデザイン プロセスをユーザーが管理できます。この方法は、「非プロジェクト モード」と呼ばれます。また、プロジェクト ベースの方法を使用して、プロジェクトおよびプロジェクトの状態を使用して、デザイン プロセスおよびデザイン データを自動的に管理させることもできます。この方法は、「プロジェクト モード」と呼ばれます。どちらの方法でも Tcl スクリプトのバッチ モードで実行できるほか、Vivado IDE でインタラクティブに実行できます。さまざまなデザイン フロー モードの詳細は、『Vivado Design Suite ユーザー ガイド：デザイン フローの概要』(UG892) [参照 5] を参照してください。

Tcl プロジェクトの起動

Tcl を直接使用する場合は、Tcl コマンドで次のいずれかの方法を使用してデザインを処理します。

- Vivado IDE の外の Vivado Design Suite Tcl シェルに Tcl コマンドを入力します。
- Vivado IDE の一番下の Tcl コンソールに Tcl コマンドを入力します。
- Vivado Design Suite Tcl シェルから Tcl スクリプトを実行します。
- Vivado IDE から Tcl スクリプトを実行します。

Tcl および Tcl スクリプトに関する情報は、『Vivado Design Suite ユーザー ガイド : Tcl スクリプト機能の使用』(UG894) [参照 15] を参照してください。Vivado ツールでの Tcl の使用方法の詳細については、『Vivado Design Suite チュートリアル: デザインフロー概要』(UG888) [参照 16] を参照してください。

Vivado Design Suite Tcl シェルの起動

Linux コマンド プロンプトまたは Windows のコマンド プロンプトで次のコマンドを使用して、Vivado Design Suite Tcl シェルを起動します。

```
vivado -mode tcl
```

注記: Windows の場合、[スタート] → [すべてのプログラム] → [Xilinx Design Tools] → [Vivado 2013.x] → [Vivado 2013.x Tcl Shell] をクリックしても起動できます。

バッチ Tcl スクリプトを使用した Vivado ツールの起動

Vivado ツールはを起動したときに Tcl スクリプトを提供しておくと、バッチ モードで使用できます。Linux コマンド プロンプトまたは Windows のコマンド プロンプトで次のコマンドを使用します。

```
vivado -mode batch -source <your_Tcl_script>
```

注記: バッチ モードの場合、指定したスクリプトが実行されてから Vivado ツールが閉じます。

Vivado IDE の起動

GUI を使用する場合は、Windows または Linux から Vivado IDE を起動します。Vivado IDE の詳細は、『Vivado Design Suite ユーザー ガイド : Vivado IDE の使用』(UG893) [参照 3] を参照してください。



推奨: Vivado IDE は作業ディレクトリから起動してください。これにより、起動ディレクトリに書き込まれるプロジェクト ファイル、ログ ファイル、ジャーナル ファイルが見つけやすくなります。

Windows での Vivado IDE の起動

[スタート] → [すべてのプログラム] → [Xilinx Design Tools] → [Vivado 2013.x] をクリックします。

注記: または、デスクトップの Vivado IDE のショートカットをダブルクリックします。



図 3-1: Vivado IDE デスクトップ アイコン

Windows または Linux のコマンド ラインからの Vivado IDE の起動

コマンド プロンプトに次のコマンドを入力します。

```
vivado
```

注記: このコマンドを入力すると、自動的に `vivado -mode gui` が実行され、Vivado IDE が起動されます。ヘルプが必要な場合は、「`vivado -help`」と入力します。

Vivado Design Suite の Tcl シェルからの Vivado IDE の起動

コマンド プロンプトに次の Tcl コマンドを入力します。

start_gui

Vivado IDE の使用

Vivado IDE を起動すると、さまざまなリンクを含む **Getting Started** ページが表示されます。このページからは、次が実行できます。

- プロジェクトの開始
- IP の管理
- 資料およびビデオの確認




図 3-2 : Vivado IDE の Getting Started ページ

プロジェクトの開始

プロジェクトを作成または開き、ソース ファイルを追加してデザインを定義します。Getting Started ページには、次のステップに簡単にアクセスできるリンクが表示されます。

- プロジェクトを作成
- サンプルプロジェクトを開く
- 既存プロジェクトを開く

プロジェクトを使用する場合、ツールがデザインを自動的に管理し、デザイン ファイルのステータスを記録することを意味します。定義済みのデザイン フロー ステップを起動すると、レポート結果を確認できます。

デザイン入力の詳細については、『Vivado Design Suite ユーザーガイド：システム レベル デザイン入力』(UG895) [参照 17] を参照してください。デザインフローの次の手順については、『Vivado Design Suite ユーザーガイド：デザインフローの概要』(UG892) [参照 5] を参照してください。

IP の管理

Vivado IP カタログを開いて、配布されている IP を表示およびカスタマイズできます。既存 IP およびリポジトリを開いたりもできます。

デザイン入力の詳細については、『Vivado Design Suite ユーザーガイド：システム レベル デザイン入力』(UG895) [参照 17] を参照してください。IP の詳細については、『Vivado Design Suite ユーザーガイド：IP を使用した設計』(UG896) [参照 4] を参照してください。

資料およびビデオの確認

Getting Started ページでユーザーガイド、チュートリアル、ビデオ、リリースノートなどのリンクをクリックすると、Documentation Navigator でそれらの資料が開きます。

Documentation Navigator および Vivado Design Suite の資料の詳細は、第 4 章「Vivado Design Suite の情報入手」を参照してください。

Vivado Design Suite の情報入手

概要

Vivado™ Design Suite の詳細については、本章に記載される資料を参照してください。



推奨 : ツールの各手順の詳細は、[ビデオチュートリアル](#) および [ツールチュートリアル](#) を参照してください。

Xilinx Documentation Navigator

ザイリンクス ツールおよびハードウェア資料は、Documentation Navigator またはザイリンクス ウェブサイトから表示できます。®Documentation Navigator は、Vivado Design Suite に統合されているザイリンクス資料およびビデオのカタログです。Vivado IDE から開くには、Getting Started ページまたは [Help] メニューの資料のリンクをクリックします。Documentation Navigator で開くのは英語ファイルですが、Vivado IDE で [Tools] → [Options] をクリックし、[Opening Xilinx Documentation] セクションで [Open with your web browser] をオンにしておくと、日本語資料がある場合はそれがウェブブラウザで開きます。Documentation Navigator には、次の機能が含まれます。

- **フィルター** : 資料をタイプ、デバイスまたはその他関連カテゴリ別にフィルターして表示できます。
- **検索** : 指定した検索語に基づいて資料を検索できます。ローカルレポジトリとザイリンクス ウェブサイトの両方の資料が検索されます。
- **クイックダウンロード** : ローカルデスクトップにザイリンクス資料をダウンロードできます。
- **資料アップデート** : ザイリンクス ウェブサイトでの資料のアップデートを監視できます。



推奨 : Documentation Navigator の一番上の [Update Catalog] ボタンをクリックすると、ザイリンクス ウェブサイトからの最新の資料にアップデートされます。これにより、最新の資料およびビデオを入手できます。

ビデオチュートリアル

Vivado IDE の使用を簡単に説明した短いトレーニングビデオがあります。これらのビデオは、Documentation Navigator やザイリンクス ウェブサイトの Vivado Design Suite ビデオチュートリアルページ[\[参照 18\]](#)、YouTube などから入手できます。

ツール チュートリアル

Vivado IDE をすぐに使用できるように、さまざまなチュートリアルをご用意しています。チュートリアルでは、小さいサンプル デザインを使用して特定のデザイン タスクを実行する方法が手順ごとに示されます。これらのチュートリアルは、Documentation Navigator やザイリンクス ウェブサイトの Vivado Design Suite チュートリアル ページ[[参照 19](#)]から入手できます。

統合資料

- Vivado Design Suite ユーザー ガイド :デザイン タスクごとに必要な情報を簡単に入手できるようにしたガイドで、ザイリンクス ウェブサイトの Vivado Design Suite ユーザー ガイド ページ[[参照 20](#)]から入手できます。
- リファレンス ガイド :Tcl コマンド、制約およびデバイス ライブラリなどのトピック別のリファレンス情報を提供します。ザイリンクス ウェブサイトの Vivado Design Suite リファレンス ガイド ページ[[参照 21](#)]から入手できます。
- 手法ガイド :デザインの移行や高集積度デザインのガイダンスなどの特定のデザイン タスクを実行するためのハイレベルなガイダンスを提供します。ザイリンクス ウェブサイトの Vivado Design Suite 手法ガイド ページ[[参照 22](#)]から入手できます。

XilinxNotify を使用したリリースのインストール

概要

Vivado™ Design Suite では、新しい技術の導入やカスタマーのリクエストに迅速に対応するため、定期的に新規リリースが入手できるようになっています。2013.1 などのバージョン番号は、リリースを示します。[Help] → [About Vivado] をクリックすると、現在インストールされている Vivado Design Suite のバージョンを確認できます。

デフォルトでは、Vivado Design Suite の起動時にアップデートが確認され、最新のバージョンにアップデートするかどうか尋ねるメッセージが表示されますが、ネットワーク ディレクトリにインストールした場合、インストールに使用したマシンのみでアップデートが自動的にチェックされます。



推奨：最新バージョンのザイリンクス ツールにアップデートすることをお勧めします。

自動的にアップデートされない場合は、次のいずれかを実行します。

- XilinxNotify を使用して手動でアップデートを確認
- [Preferences] ダイアログ ボックスから自動アップデートを再設定

詳細は、次の資料を参照してください。

- インストールの詳細については、『Vivado Design Suite ユーザー ガイド：リリース ノート、インストールおよびライセンス』(UG973) [参照 1] を参照してください。
- 新リリースおよびリリース アップデートのダウンロード方法のうちでは、ザイリンクス® website ウェブサイトのダウンロード センター [参照 14] を参照してください。

XilinxNotify の実行

アップデートの通知が何らかの理由で表示されなかった場合、次のいずれかの方法で XilinxNotify を実行してアップデートを確認します。

- Vivado IDE で [Help] → [Check for Updates] をクリック
- Linux シェルで `xilinxnotify` と入力

次が実行されます。

- ザイリンクス ウェブサイトにリリースされる最新のソフトウェア アップデートとインストールしているソフトウェアのバージョンを比較し、新しいバージョンが見つかった場合は通知します。
- [Download] ボタンをクリックすると、ブラウザーが起動し、ザイリンクス ダウンロード センター [参照 14] にログインする画面が表示されます。

ザイリンクス ウェブサイトにログインし、ダウンロードする製品を選択します。



重要: ソフトウェア アップデートをインストールする場合は、\$XILINX インストール ディレクトリに書き込み権が必要です。

[Preferences] ダイアログ ボックスからの自動アップデートの設定

Vivado IDE で自動アップデートを確認するオプションは、次のように設定します。

1. [Tools] → [Options] をクリックします。
2. [Preferences] ダイアログ ボックスの左側で [General] をクリックします。
3. [General] ページで [Miscellaneous] セクションまでスクロールダウンし、[Automatically check xilinx.com for software updates on startup] をオンにします。
4. [Apply] をクリックします。

これで、ツールを起動するたびに XilinxNotify により自動的にアップデートが確認されます。

その他のリソース

ザイリンクス リソース

アンサー、資料、ダウンロード、フォーラムなどのサポート リソースについては、次のザイリンクス サポート サイトを参照してください。

<http://japan.xilinx.com/support>

ザイリンクス資料で使用する用語集は、次を参照してください。

<http://japan.xilinx.com/company/terms.htm>

ソリューション センター

デバイス、ツール、IP のサポートについては、[ザイリンクス ソリューション センター](#)を参照してください。トピックには、デザイン アシスタント、アドバイザリ、トラブルシュート ヒントなどが含まれます。

リファレンス

次の資料は、本書を補足するためのものです。

- 『Vivado Design Suite ユーザー ガイド : リリース ノート、インストールおよびライセンス』([UG973](#))
- 『ISE Design Suite 14 : リリース ノート、インストールおよびライセンス』([UG631](#))
- 『Vivado Design Suite ユーザー ガイド : Vivado IDE の使用』([UG893](#))
- 『Vivado Design Suite ユーザー ガイド : IP を使用したデザイン』([UG896](#))
- 『Vivado Design Suite ユーザー ガイド : デザイン フローの概要』([UG892](#))
- 『Vivado Design Suite ユーザー ガイド : 合成』([UG901](#))
- 『Vivado Design Suite ユーザー ガイド : インプリメンテーション』([UG904](#))
- 『Vivado Design Suite ユーザー ガイド : ロジック シミュレーション』([UG900](#))
- 『Vivado Design Suite ユーザー ガイド : デザイン解析およびクロージャ テクニック』([UG906](#))
- 『Vivado Design Suite ユーザー ガイド : プログラムおよびデバッグ』([UG908](#))
- 『Vivado Design Suite ユーザー ガイド : I/O およびクロックの配置』([UG899](#))
- 『Vivado Design Suite 移行手法ガイド』([UG911](#))
- 『Vivado Design Suite ユーザー ガイド : 制約の使用』([UG903](#))

14. ザイリンクス ウェブサイトのダウンロード センター (<http://japan.xilinx.com/support/download/index.htm>)
15. 『Vivado Design Suite ユーザー ガイド : Tcl スクリプト 機能の使用』(UG894)
16. 『Vivado Design Suite チュートリアル : デザイン フローの概要』(UG892)
17. 『Vivado Design Suite ユーザー ガイド : システム レベル デザイン入力』(UG895)
18. Vivado Design Suite ビデオ チュートリアル (<http://japan.xilinx.com/training/vivado/index.htm>)
19. Vivado Design Suite チュートリアル (http://japan.xilinx.com/support/documentation/dt_vivado2013-1_tutorials.htm)
20. Vivado Design Suite ユーザー ガイド (http://japan.xilinx.com/support/documentation/dt_vivado2013-1_userguides.htm)
21. Vivado Design Suite リファレンス ガイド
(http://japan.xilinx.com/support/documentation/dt_vivado2013-1_referenceguides.htm)
22. Vivado Design Suite 手法ガイド
(http://japan.xilinx.com/support/documentation/dt_vivado2013-1_methodologyguides.htm)
23. Vivado Design Suite 2013.1 資料 (japan.xilinx.com/support/documentation/dt_vivado2013-1.htm)