次世代のイーサネット展開をサポートするため、AMD は、Virtex™ UltraScale+™ FPGA ファミリに 58Gb/s トランシーバーを統合しました。新しいトランシーバーの特長は次のとおりです。
PAM4 (4 値パルス振幅変調) は、次世代ライン レートに対応できる最もスケーラブルなマルチレベル信号プロトコルとして評価されており、現在 AMD は、OIF (Optical Internetworking Forum) と IEEE (Institute of Electrical and Electronics Engineers) の両組織において58G PAM4 の標準化活動をサポートしています。
クラウド コンピューティング、インダストリアル IoT、ソフトウェア無線ネットワーク アプリケーションなどの最先端技術は、絶えず高帯域幅を求め続けています。最新のトランシーバー アーキテクチャを使用することによって、ベンダーは次のことが可能になります。
現在求められている帯域幅に応えるためには、次世代の標準ライン レートが不可欠です。